

Εισαγωγή στην Σχεδίαση Συστημάτων VLSI

4η Εργαστηριακή Άσκηση

ΤΜΗΜΑ 2 - ΟΜΑΔΑ 6:

Σωτήριος Κούνσολας (el21176)
Μαρία Φατούρου (el21077)


Ημ/νία και Ώρα Εξέτασης: 3/12/2024 (9:45-10:45)

Λύσεις θεμάτων:

Άσκηση 1

Στην άσκηση αυτή καλούμαστε να σχεδιάσουμε μία πύλη AND με δύο διαφορετικές υλοποιήσεις.

a) Η πρώτη υλοποίηση αποτελείται από μία πύλη nand δύο εισόδων και έναν αντιστροφέα, με φορτίο στην έξοδό του 48C. Το σχήμα παρουσιάζεται παρακάτω:



Υπολογισμός συνολικού φόρτου μονοπατιού, της καθυστέρησης και της χωρητικότητας εισόδου x.

Για την πύλη nand:

g1=4/3

h1=$\frac{C_{out}}{C_{in}} = \frac{x}{4C}$

Για τον αντιστροφέα:

g1=1

h1=$\frac{C_{out}}{C_{in}} = \frac{48C}{x}$

Συνολικά:

F= g1* h1* g2* h2=16 άρα ο βέλτιστος φόρτος είναι $\widehat{f} = \sqrt{16} = 4$ συνεπώς προκύπτει:

f1= f2=4 => f2=g2* h2=48C/x =4 => x=12C άρα έχουμε **(INV) x 4** , αφού ο ελάχιστος αναστροφέας έχει Cinv=3C ενώ για την πύλη nand προκύπτει ότι είναι **(NAND 2 εισόδων) x 1** , ενώ η συνολική καθυστέρηση είναι D= f1 + f2 + p1 +p2 = 4+4+2+1 =11. Επομένως για τα μεγέθη των πυλών ισχύει ότι:

$W_p = 2 \cdot 4 \cdot W_{min} = 8 \cdot 140\ nm = 1120\,nm$

$W_n = 4 \cdot W_{min} = 4 \cdot 140\ nm = 560\,nm$


για τον αντιστροφέα και


$W_p = 2 \cdot 1 \cdot W_{min} = 2 \cdot 140\ nm = 280\,nm$

$W_n = 2 \cdot 1 \cdot W_{min} = 2 \cdot 140\ nm = 280\,nm$

για την πύλη nand.


Για το φορτίο εξόδου ισχύει ότι έχει τιμή 48C, όπου C=0.51/3, άρα προκύπτει ότι έχω φορτίο 8.16fF.
Το layout και η προσομοίωση παρουσιάζονται παρακάτω:





Από την προσομοίωση προκύπτει ότι η πειραματική καθυστέρηση είναι (28+18)/2 = 23 ps, ενώ η θεωρητική είναι D=11 * τ(=RC=3ps)=33 ps. Παρατηρούμε ότι υπάρχει μια απόκλιση ανάμεσα στη θεωρητική και την πειραματική τιμή.

b) Η δεύτερη υλοποίηση αποτελείται από δύο αντιστροφείς και μία πύλη NOR δύο εισόδων, η οποία οδηγεί φορτίο 48C. Το σχήμα παρουσιάζεται παρακάτω:



Υπολογισμός συνολικού φόρτου μονοπατιού, της καθυστέρησης και της χωρητικότητας εισόδου y:

<u>Για τον αντιστροφέα:</u>
g1=1

h1=$\frac{C_{out}}{C_{in}} = \frac{y}{3C}$

Για την πύλη NOR:

g2=5/3

h2=$\frac{C_{out}}{C_{in}} = \frac{48C}{y}$

Συνολικά:

F= g1* h1* g2* h2=80/3~26,66

f1=5 και f2=16/3=5.3334 => f2=g2* h2=(5/3)*(48C/y)=5.3334 => y=15C , άρα έχουμε **(NOR 2 εισόδων) x 3**, αφού η ελάχιστη πύλη NOR έχει Cnor=5C ενώ για τον αντιστροφέα προκύπτει ότι είναι **(INV) x 1** . Η συνολική καθυστέρηση είναι

D= f1 + f2 + p1 +p2 = 5+5.334+2+1+2=13.334. Επομένως για τα μεγέθη των πυλών ισχύει ότι:$W_p = 2 \cdot 1 \cdot W_{min} = 2 \cdot 140\ nm = 280\,nm$

$W_n = 1 \cdot W_{min} = 1 \cdot 140\ nm = 140\,nm$


για τον αντιστροφέα και


$W_p = 4 \cdot 3 \cdot W_{min} = 12 \cdot 140\ nm = 1680\,nm$

$W_n = 3 \cdot W_{min} = 3 \cdot 140\ nm = 420\,nm$

για την πύλη NOR.

Το layout και η προσομοίωση παρουσιάζονται παρακάτω:






Από την προσομοίωση προκύπτει ότι η πειραματική καθυστέρηση είναι (37+25)/2 = 31 ps, ενώ η θεωρητική είναι D=13.334 * τ= 40.002ps. Παρατηρούμε ότι υπάρχει μια απόκλιση ανάμεσα στη θεωρητική και την πειραματική τιμή.

Συμπαίρασμα: Απο τις 2 προσομοιώσεις συμπεραίνει κανείς ότι το κυκλωμα α) είναι ταχύτερο

Άσκηση 2

i) Παρομοια με την άσκηση 1 και στην άσκηση αυτή καλούμαστε να σχεδιάσουμε μία πύλη AND έξι εισόδων με τέσσερις διαφορετικές υλοποιήσεις σε τεχνολογία cmos65:



(α): 1 πύλη NAND 6 εισόδων και ένας αντιστροφέας
(β): 2 πύλες NAND 3 εισόδων και μία πύλη NOR 2 εισόδων
(γ): 3 πύλες NAND 2 εισόδων και μία πύλη NOR 3 εισόδων
(δ): 2 πύλες NAND 3 εισόδων οδηγούν 2 αντιστροφείς, οι οποίοι οδηγούν μια πύλη NAND 2 εισόδων η οποία με την σειρά της έχει στην έξοδο της εναν αντιστροφέα.
Συνδυάζοντας τους τύπους

$$D_{\text{ελάχιστη καθυστέρηση δικτύου}} = n\sqrt[n]{F} + P = n\sqrt[n]{GH} + P \quad (1)$$

$$G = \prod g_i \quad (2)$$

$$H = \prod h_i \quad (3)$$

$$P = \prod p_i \quad (4)$$

προκύπτουν εκφράσεις για την καθυστέρηση του κάθε μονοπατιού, αν η ηλεκτρική προσπάθεια μονοπατιού είναι H.

$$D_a = 2\sqrt{\frac{8}{3}H} + 7 = 4\sqrt{\frac{2}{3}H} + 7$$

$$D_\beta = 2\sqrt{\frac{5}{3}\cdot\frac{5}{3}\cdot H} + 5 = \frac{10}{3}\cdot\sqrt{H} + 5$$

$$D_\gamma = 2\sqrt{\frac{4}{3}\cdot\frac{7}{3}\cdot H} + 5 = \frac{4}{3}\cdot\sqrt{7H} + 5$$

$$D_\delta = 4\sqrt[4]{\frac{5}{3}\cdot\frac{4}{3}\cdot H} + 7 = 4\cdot\sqrt[4]{\frac{20}{9}H} + 7$$

ii)


Παρακάτω παρουσιάζεται ο συγκεντρωτικός πίνακας με στήλες τις τιμές των G, P, N και για τις τέσσερις περιπτώσεις (α)-(δ).


	G	P	N	D $(\text{για } H = 5)$	D $(\text{για } H = 18)$
(α)	8/3	7	2	14.303	20.856
(β)	25/9	5	2	12.454	19.142
(γ)	28/9	5	2	12.888	19.967
(δ)	20/9	7	4	14.303	17.059

Πιο γρήγορος για H=5 είναι το δίκτυο (β) με καθυστέρηση D = 12.454 και για H = 18 είναι το (δ) με καθυστέρηση D = 17.059. Συμπεραίνουμε, ότι με την αύξηση του H, αυξάνεται το Cout άρα χρειάζεται περισσότερες λογικές πύλες για να υποστηρίξουν κατάλληλα το φορτίο.

iii)

Για το κύκλωμα (β) και από τον πίνακα της εκφώνησης για H=18 έχω:
f1=g1*h1=2 =>(5/3)*(Cin,nor/5)=5 => Cin,inv1=15 **(NOR)x 3** άρα Wp=1680nm, Wn=420nm
f2=g2*h2=10=>(5/3)*(Cout/15)=10 => Cout=90C , όπου C=0.51/3 fF.
Το layout και η προσομοίωση παρουσιάζονται παρακάτω:







Από την προσομοίωση προκύπτει ότι η πειραματική καθυστέρηση είναι (64+21)/2 = 42.5 ps, ενώ η θεωρητική είναι D=15* τ(=3 ps) = 45 ps, τα οποία είναι πολύ κοντά μεταξύ τους.

Για το κύκλωμα (δ) και από τον πίνακα της εκφώνησης για H=18 έχω:
Cout=Cin*H =>Cout=5*18=90C , οπου C=0.51/3
f1=g1*h1=2 =>(5/3)*(Cin,inv/5)=2 => Cin,inv1=6 **(INV)x 3** άρα Wp=840nm, Wn=420nm
f2=g2*h2=2 => Cin,nand/6=2 => Cin,nand=12 **(NAND)x 3** άρα Wp=840nm=Wn
f3=g3*h3=2 => (4/3)*(Cin,inv/12) =2=> Cin,inv2=18 **(INV)x 6** άρα Wp=1680nm Wn=840nm

Το layout και η προσομοίωση παρουσιάζονται παρακάτω:






Από την προσομοίωση προκύπτει ότι η πειραματική καθυστέρηση είναι (51+21)/2 = 36 ps, ενώ η θεωρητική είναι D=11* τ(=3 ps) = 33 ps, τα οποία είναι πολύ κοντά μεταξύ τους.

Άσκηση 3

i) Στην άσκηση αυτή ζητείται να σχεδιαστεί το σχήμα της παρακάτω εικόνας, σε τεχνολογία cmos65. Για να επιτευχθεί αυτό πρέπει να βρεθούν οι διαστάσεις του κάθε αντιστροφέα.



H=Cout/Cin=64

P= P1+P2+P3+P4=4

G=1

F=G*H=64 => $\widehat{f} = \sqrt[4]{64} = 2 \cdot \sqrt{2} \simeq 3$

K1=3C


f4=3=>64*3C/K4=3=> K4=64C≃63C άρα **(INV)x21** , Wp=168λ, Wn=84λ


f3=3=>63C/K3=3=> K3=21C άρα **(INV)x7** , Wp=56λ, Wn=28λ

f2=3=>21C/K2=3=> K2=7C≃6C άρα **(INV)x2** , Wp=16λ, Wn=8λ

$D_{theory} = (4 * 3 + 4) * \tau = 16 * 3 = 48\,ps$


Το layout και η προσομοίωση παρουσιάζονται παρακάτω, ωστόσο πρέπει να αναφερθεί ότι είναι σχεδιασμένο έτσι ώστε να μην καταλαμβάνει μεγάλη έκταση κατακόρυφα.:






Από την προσομοίωση προκύπτει ότι η πειραματική καθυστέρηση είναι (45+44)/2 = 44.5. Η απόκλιση είναι πολύ μικρή ανάμεσα στην θεωρητική και την πειραματική τιμή, άρα επαληθεύονται.

Αν οι βαθμίδες είναι δύο (K1, K2) τότε οι διαστάσεις των K1 και K2 αντιστροφέων είναι οι εξής:
K1=3C
H=64
$\widehat{f} = \sqrt{F} = \sqrt{64} = 8$ άρα
f1=8=>K2/3C=8=>K2=24C άρα έχουμε **(INV)x8**
f2=8=>(64*3C)/24C=8
$D_{theory} = (2 * 8 + 2) * \tau = 18 * 3 = 54\, ps$
Το layout και η προσομοίωση παρουσιάζονται παρακάτω, ωστόσο πρέπει να αναφερθεί ότι, όπως και πριν, είναι σχεδιασμένο έτσι ώστε να μην καταλαμβάνει μεγάλη έκταση κατακόρυφα.:





Στην περίπτωση αυτή η καθυστέρηση είναι (53+50)/2=51.5ps, ενώ και πάλι η απόκλιση είναι πολύ μικρή ανάμεσα στην θεωρητική και την πειραματική τιμή, άρα επαληθεύονται.

Το συμπέρασμα που εξάγεται περαματικά αλλά και θεωρητικά είναι ότι το 2-stage είναι πιο αργό, καθώς θέλουμε να οδηγήσουμε μεγάλο φορτίο με αποτέλεσμα να μην μπορεί να ανταπεξέλθει το 2-stage κύκλωμα τόσο αποδοτικά όσο το 4-stage κύκλωμα, αφού έχει μικρότερο αριθμό λογικών πυλών. Αυτό επιβεβαιώνεται και από το γεγονός ότι, στο 4-stage κύκλωμα εχω $\widehat{f} = \sqrt[4]{64}$, ενώ στο 2-stage έχω $\widehat{f} = \sqrt[2]{64}$. Συνεπώς στο 4-stage έχω μικρότερη συνολική καθυστέρηση (D) σε σχέση με το 2-stage κύκλωμα, λόγω του ότι έχω μικρότερο φόρτο $\widehat{f}$.